ガラス 3D ソレノイド インダクタ IPD 基板製造アセンブリと特性評価
引用
Chun-Hsien Chien、Yu-Hua Chen、Yu-Chung Hsieh、Wei-Ti Lin、Chien-Chou Chen、Dyi-Chung Hu、Tzvy-Jang Tseng、および Ravi Shenoy。「ガラス 3D ソレノイド インダクタ IPD 基板の製造、組み立て、および特性評価」。2016 International Symposium on Microelectronics 、米国カリフォルニア州サンノゼ、2016 年 10 月、pp. 1-8。
キーワード
- 3Dソレノイドインダクタ
- ガラスコア基板
- ガラス貫通ビア（TGV）技術
- RFアプリケーション
- 高Qパッシブ
- IPD（統合パッシブデバイス）
- セミアディティブコンフォーマル銅電気めっき
簡単な
この記事では、RF アプリケーションで使用するためにガラス コア基板とガラス貫通ビア (TGV) 技術を使用して製造された 3D ソレノイド インダクタの統合について説明します。
まとめ
この記事では、ガラス コア基板とガラス貫通ビア (TGV) 技術を使用して製造された 3D ソレノイド インダクタの開発と特性について説明します。著者らは、挿入損失が低く、熱膨張係数 (CTE) を調整でき、表面粗さが低く、絶縁特性が高いため、無線周波数 (RF) アプリケーションに適しているため、基板にガラスを選択しました。
この記事で紹介されている主な調査結果は次のとおりです。
- 高 Q 3D RF ソレノイド インダクタは、ガラス材料の絶縁性と TGV 技術を使用して作成できます。この方法では、2 つのマスキング層のみを使用して、より大きな断面積とより多くの巻数を実現できます。
- この記事では、セミアディティブ プレーティング (SAP) プロセスを使用した 3D TGV ソレノイド インダクタ構造の製造プロセスについて説明します。これには、誘電体材料のラミネーション、シード層の堆積、リソグラフィ パターン化、銅電気めっき、剥離/エッチング プロセスなどの手順が含まれます。
- 研究者らは、大量生産（HVM）ラインでの単位コストを下げることが期待される508mm x 508mmのガラスパネルサイズを使用しました。
- この記事では、TGV の形成、両面ガラス基板のプロセス フロー、セミアディティブ コンフォーマル銅電気めっき、ガラス基板上へのシリコン チップの組み立てなど、プロセスと最終製品のさまざまな側面の特性について詳しく説明します。
- 3D ソレノイド インダクタの電気的性能を評価したところ、1GHz で 60、2GHz で 80 という品質係数が示されました。これは 2D スパイラル インダクタの性能を上回り、RF ワイヤレス アプリケーションにおける TGV 技術を使用したガラス コア基板の可能性を浮き彫りにしています。