Novel glass substrates for minimizing thermal stress development during electronic device packaging process

전자 장치 패키징 공정 중 열 응력 발생을 최소화하기 위한 새로운 유리 기판

소환

* Nomura, S., Sawamura, S., Hanawa, Y., Sakai, Y., & Hayashi, K. (2016). 전자 장치 패키징 공정 중 열 응력 발생을 최소화하기 위한 새로운 유리 기판입니다. , 2016, 607-617.

짧은

연구원들은 전자 장치 패키징 공정 중 열 응력 발생을 최소화하기 위해 열팽창 계수(CTE)가 실리콘의 CTE와 완벽하게 일치하는 새로운 유리 기판을 개발했습니다. 또한 이 소식통은 CTE가 3.3~12.0ppm/°C 범위 내에서 하위ppm 수준으로 정밀하게 제어되는 일련의 유리 기판에 대해 보고합니다.

요약

2016년 ISOM(International Symposium on Microelectronics) 회보에 게재된 이 기사는 전자 장치 패키징에 사용하기 위해 제어된 열팽창 계수(CTE)를 갖춘 새로운 유리 기판의 개발과 중요성에 중점을 두고 있습니다.

저자인 Shuhei Nomura, Shigeki Sawamura, Yu Hanawa, Yusuke Sakai 및 Kazutaka Hayashi는 유리와 실리콘과 같은 다른 재료 간의 CTE 불일치로 인해 패키징 공정 중 열 응력으로 인해 발생하는 문제를 강조합니다. 그들은 이러한 불일치로 인해 특히 대규모 제조 공정에서 바람직하지 않은 변형이 발생할 수 있다고 설명합니다.

이 문제를 해결하기 위해 이 기사에서는 두 가지 주요 발전 사항에 대해 설명합니다.

  • Si-CTE 매칭 유리: 넓은 온도 범위에서 실리콘의 CTE와 거의 완벽하게 일치하는 CTE를 나타내는 새로운 유리 조성(유리 C)이 도입되었습니다. 이러한 개발은 실리콘과 유리 사이의 직접 접촉이 필요한 실리콘 백 그라인딩 및 유리 통과(TGV) 기술과 같은 공정에 특히 유용합니다. 시뮬레이션과 실험 결과에 따르면 이 유리를 사용하면 기존 유리에 비해 뒤틀림이 크게 최소화됩니다.
  • CTE 조정 가능 유리 시리즈: 다양한 패키징 공정에 따라 CTE 요구 사항이 다양하다는 점을 인식하여 저자는 CTE가 3.3~12.0ppm/°C 범위에서 정밀하게 제어되는 일련의 유리 기판도 제시합니다. 이 범위는 유리 구성과 열 이력의 변화를 통해 달성됩니다. 이를 통해 제조업체는 CTE와 몰드 화합물의 일치가 중요한 팬아웃 웨이퍼 레벨 패키징(FOWLP)과 같은 특정 응용 분야에 맞춰진 CTE를 갖춘 유리 기판을 선택할 수 있습니다.

이 기사는 제어된 CTE를 갖춘 이러한 새로운 유리 기판이 전자 장치 패키징 중 열 응력을 최소화하는 데 상당한 발전을 제공하여 제품 신뢰성과 성능을 향상시킨다는 점을 강조하며 결론을 내립니다.

출처: https://meridian.allenpress.com/ism/article/2016/1/000607/187939/Novel-glass-substrates-for-minimizing-thermal

블로그로 돌아가기